晶园工艺
?
台积电推出增强版7nm和5nm制造工艺
?2019-8-1
?

据外媒报道,台积电已经悄然推出了7nm深紫外(N7/DUV)和5nm极紫外(N5/EUV)制造工艺的性能增强版本。该公司的N7P和N5P技术,专为那些需要运行更快、消耗更少电量的客户而设计。尽管N7P与N7的设计规则相同,但新工艺优化了前端(FEOL)和中端(MOL)制程,可在同等功率下将性能提升7%、或在同频下降低10%的功耗。

?

在日本举办的2019 VLSI研讨会上,台积电透露部分客户已可以用上7nm深紫外和5nm极紫外性能增强版本制造工艺。

?

据悉,N7P采用经过验证的深紫外(DUV)光刻技术,与N7相比,它没有增加晶体管的密度。那些需要高出约18~20%晶体管密度的TSMC客户,预计需要使用台积电的N7+和N6工艺——后者使用极紫外(EUV)光刻技术进行多层处理。

?

尽管N7和N6都是未来几年的“长”节点,但台积电会在下一个N5节点带来显着的密度、功耗和性能改进。同样,N5之后也会迎来一个叫做N5P的增强版本,辅以FEOL和MOL优化,以便让芯片在相同功率下提升7%的性能、或在同频下降低15%的功耗。

?

(来源:摩尔芯闻)

?